Get a Design

  • Статус Закрито
  • Бюджет $10 - $30 USD
  • Усього заявок 28

Опис проекту

Implement the IBM RS/6000 FP Multiply-Add-Fused (MAF) Functional Unit

A VLSI design

just need some help on the verilog code in vivado, then i will do it into the encounter.

Отримайте безкоштовно цінові пропозиції на схожі проекти
Необхідні навички

Хочете заробити?

  • Визначте бюджет та часові рамки
  • Опишіть свою пропозицію
  • Отримайте оплату за свою роботу

Найняти фрілансерів, які також подавали заявки в цей проект

    • Forbes
    • The New York Times
    • Time
    • Wall Street Journal
    • Times Online