Implement RSA algorithm synthesized code (512 bit) in Verilog

₹600-1500 INR

Закрито

Опублікований

about 6 years ago

₹600-1500 INR

Оплачується при отриманні

Hi, I would like to implement RSA algorithm synthesized code in Verilog up to 512 bit of encryption. - Encryption data output size can vary from 16-bit to 512 bits. - Prime number generation: two random prime number generated through LFSR and should be stored in FIFO - For every iteration different public and private key pairs should be produced. Kindly contact know if this can be done within 2 days of time frame. We can discuss about budget. Thanks, Jayesh

Engineering

FPGA

Verilog / VHDL

ID проекту: 16362243

Про проект

9 пропозицій(-ї)

Дистанційний проект

Активність 6 yrs ago

Хочете заробити?

Переваги подання заявок на Freelancer

Вкажіть свій бюджет та терміни

Отримайте гроші за свою роботу

Опишіть свою пропозицію

Реєстрація та подання заявок у проекти є безкоштовними

9 фрілансерів(-и) готові виконати цю роботу у середньому за ₹6 964 INR

@ahmedmohamed85

A proposal has not yet been provided

₹27 777 INR за 2 дні(-в)

5,0

(313 відгуки(-ів))

7,6

@raulbehl

A proposal has not yet been provided

₹600 INR за 3 дні(-в)

5,0

(54 відгуки(-ів))

5,8

@awaismqsd

A proposal has not yet been provided

₹11 111 INR за 14 дні(-в)

0,0

(0 відгуки(-ів))

0,0

@sahaspatha

I am an experienced RTL designer in one of the product companies. I have good experience in building complex digital systems. Pls. consider my bud.

₹1 300 INR за 2 дні(-в)

0,0

(0 відгуки(-ів))

0,0

@imad077

Hey, I have an experience in cryptography and it seems doable in two days so please contact me for more details.

₹4 444 INR за 2 дні(-в)

0,0

(0 відгуки(-ів))

0,0

@ductt

I could locate 4h per day to work on this project. expert on Verilog design & FPGA. Available platform for testing & simualtion. Relevant Skills and Experience worked in large company, expertise in Verilog design for GPU/Ethernet, also implement FPGA system for 25Gs Ethernet

₹2 250 INR за 2 дні(-в)