Find Jobs
Hire Freelancers

Suggest A Project

$30-250 USD

Завершено
Опублікований about 12 years ago

$30-250 USD

Оплачується при отриманні
Hi, I have two project requirements. NO COPIES. I need some original work. I need the codes that are atleast about 300-350 lines in VERILOG (strictly, no VHDL please). Your ideas and suggestions are encouraged. Will decide the cost of the project depending on the idea it's based on. Deadlines: Project 1: 5th - 6th May Project 2: 12th - 13th May
ID проекту: 1598404

Про проект

4 пропозицій(-ї)
Дистанційний проект
Активність 12 yrs ago

Хочете заробити?

Переваги подання заявок на Freelancer

Вкажіть свій бюджет та терміни
Отримайте гроші за свою роботу
Опишіть свою пропозицію
Реєстрація та подання заявок у проекти є безкоштовними
Доручений:
Аватарка користувача
I am Electronics Engineer And i can do a project for you. Regards
$70 USD за 1 день
4,2 (2 відгуки(-ів))
2,1
2,1
4 фрілансерів(-и) готові виконати цю роботу у середньому за $155 USD
Аватарка користувача
as in my PM
$150 USD за 4 дні(-в)
0,0 (0 відгуки(-ів))
0,0
0,0
Аватарка користувача
Hi, I am Avinash Venigalla from India. I hold an Bachelors degree in Electronics and Communication Engineering and also Masters in VLSI Design. I have enclosed a copy of my resume listing my academic training and professional experience. I look forward to hearing from you soon. Project 1: A Digital CMOS Parallel Counter Architecture Based on State Look-Ahead Logic. Abstract : In this project we present a high-speed wide-range parallel counter that achieves high operating frequencies through a novel pipeline partitioning methodology (a counting path and state look-ahead path), using only three simple repeated CMOS-logicmodule types:an initial module generates anticipated counting states for higher significant bit modules through the state look-ahead path, simple D-type flip-flops, and 2-bit counters. The state look-ahead path pre-pares the counting path's next counter state prior to the clock edge such that the clock edge triggers all modules simultaneously, thus concurrently updating the count state with a uniform delay at all counting path modules/stages with respect to the clock edge. Sincerely, Avinash Venigalla.
$220 USD за 6 дні(-в)
0,0 (0 відгуки(-ів))
0,0
0,0
Аватарка користувача
Have 9years of Experience in VLSI Design & verification and testing of FPGA & ASIC designs, ASIC to FPGA prototyping, ASIC FEInt synthesis, LEC, linting and virage memory compilers, FPGA (XILINX) Board level designs, synthesis and implementation. Have good experience in verilog coding.
$180 USD за 5 дні(-в)
0,0 (0 відгуки(-ів))
0,0
0,0

Про клієнта

Прапор UNITED STATES
Mumbai, United States
4,4
2
Спосіб оплати верифіковано
На сайті з квіт. 4, 2012

Верифікація клієнта

Дякуємо! Ми надіслали на вашу електронну пошту посилання для отримання безкоштовного кредиту.
Під час надсилання електронного листа сталася помилка. Будь ласка, спробуйте ще раз.
Зареєстрованих користувачів Загальна кількість опублікованих робіт
Freelancer ® is a registered Trademark of Freelancer Technology Pty Limited (ACN 142 189 759)
Copyright © 2024 Freelancer Technology Pty Limited (ACN 142 189 759)
Завантажуємо для перегляду
Дозвіл на визначення геолокації надано.
Ваш сеанс входу закінчився, і сеанс було закрито. Будь ласка, увійдіть знову.